⑥日本国特許庁(JP)

① 符 許 出 願 公 閉

@公開特許公報(A) 平3-173471

@int. Cl. 3

識別記号

庁内整理番号

個公開 平成3年(1991)7月26

6921-5E 8225-5F D

審査請求

未請求 請求項の数 1 (全4買

◎発明の名称

@#

创出

マスタスライス方式LSIの配線構造

頭 平1-312541 创持

平1(1989)12月1日 ②出

多和田 **分**籍 赆 者 嗚

東京都港区芝5丁目33番1号 日本電気株式会社内

石川県石川郡営来町安隆寺1番地 北陸日本電気ソフト

エア株式会社内

日本電気株式会社 **39** 人 の出

北陸日本電気ソフトウ 臤 人

東京都港区芝5丁目7番1号 石川県石川都鶴来町安養寺「番地

エア株式会社

弁理士 河原 分代 理

マスタスライス方式しらりの配縁構造

2. 特許請求の範囲

遠直方向および水平方向の配線格子が定収され 大部 | の配線層および第2の配線層と、

これら第1の配線感および第2の配線層に定義 された亜直方向および水平方向の配終格子の各格 予点の対角を結ぶ解めの配領指子が定義された第 3 の配路間と

ゼゼナベことを特徴とするマスタスライス方式 L5iの配粋課品.

3. 発明の詳細な説明

(成果上の利用分野)

本共明はマスクスライス方式しらしの配線資道 に助し、外に配験工程以前のマスクを共通とし配 保に関するマスクのみを品起ごとに設計製作して 9. Siも作成するマスタスライス方式LSIの駅

- 健楽、この猫のマスタスライス方式LSIの& 猿横盗では、すべての起線層の配線指子が脱磁方 刻および水平方向に定義されていた(当今文献: 『論理は選のCAV』,情報処理学会,昭和56 年3月20日充行)。

いに、無2回に示すように、重包方向格子間隔 および水平方向格子間隔をともにすとしたときに 世界ネットの僧子に1岁よび碑子に2間の民報長 が高速動作を必要とするしらりの退延時間等の制 物を満足するために84以内であるという新浪が ある場合を例にとって説明すると、降子し1およ び端子しる同を結ぶ追紋の角皮が0萬を大は30 皮に近いものから順に第1の記述图 ? および狂 2 の配線層でを用いて配線する配線処理を行った箱 泉、第3回に示すように、配料技術101と配線 盗忌102とによって站子(しおよび第子(2間 の記録が迂回させられ、骯婦長!26の配線延路 201が得られたときに、従来のマスタスライス

特周平3-173471(2)

線株路(11および11?も得ることにより、別 関を調えす点線長84の配換経路211を例でい た

(発明が解決しようとする単題)

上述した使来のマスタスライス方式しSIの配線構造では、高速効性を必要とするしSIの理範 時間等の対象を選定するために設定された配線是 に制限がある配数ネットの配線において配線処理 後にその制限が満たされなかった場合に、制限を 続たすようにするために他の起路を移動させて配 級の都正を行う必要があったので、配線の修正に 多大な工数を要するという欠点がある。

また、配はのは正を行っても配は長の財限を協 たすことができなかった場合には、ブロックの配 変化正等を行って配額処理を中り直す必要があり、 きるに処理時間が増大するという欠点がある。

本発明の目的は、上述の点に扱み、第1の配数 係および第2の配数度に定義された最直方向およ び水平方向の配数格子の各語子点の対角を結ぶ数 めの配数格子が定義された第3個の配数格子が定義された第3個の配数格子が定義された第3個の配数格子が して、他の配域を移動したりプロックの配置位置を変更したりすることなしに、比較的容易に配線 長の胸熱を行うことがでするマスタスライス方式 LSIの配線接近を使供することにある。

(韓雄を解決するための争取)

本発明のマスクスライス方式しち1の配線構造 は、連直方向および水平方向の配線格子が定義さ れた第1の配線図および第2の配線図と、これら 領1の配線図および第2の配線図に定義された強 位方向および水平方向の配線板子の多様子点の対 角モ結点線めの配線格子が定義された第3の配線 層とを考する。

【作用】

本見明のマスタスライス方式しる1の配線構造では、第1の配線層および第2の配線層に進む方向および水平方向の配線格子が定義され、第3の配線層に第1の配線層および第2の配線層に差裂された最直方向および水平方向の配線格子の各格子自の製造を34条約の配線格子が定義される。

(M 64 34)

次に、本見明について図顔を会議して無視に及 明する。

第1回は、本預明の一実施例に扱るマスタスライス方式しる1の配線構造を示す図である。本実施例のマスクスライス方式しる1の配線構造は、 业底方向および水平方向の配線指子が定覧された 第1の配線層1および第2の配線層2と、第1の 配線图1および第2の配線層2と、第1の 配線图1および第2の配線層2に定義された吸載 方向および水平方向の配線層2に定義された吸載 方向および水平方向の配線層2に定義された吸載 方向および水平方向の配線層子の各種子息の影線層 そ幼糸科めの配線結子が定義された弧3の配線層 3とから構成されている。

次に、このように特成された本実権的のマスタスタイス方式しSIの配領保遺における配領協権 について、第2個~数4回を参照しながら異体的 に対明する。

第2回に決すように、党会方向格子関係をよび 水平方均格子関係をともに d としたときに起線を ットの続子にしたよび倫子に 2 間の配線長が新速 動力を必要とするして1 の選延時間等の知りを構 気するために 8 4 以内であるという初段がある場 合を倒にとって説明すると、漢字(1 かよび後子)2間を結ぶ直線の角度かり度または9 0 度に近いものから現に気1 の配級目1 および第2の配級第2を用いて配線する配線処理を行った物果、第3回に示すように、配級機器102とによって統子・1 および流子 1 2間の配線が深分して開発を120位限に対102を存在せずに、統子・1 1 および流子・2の位限に対1の配線項1および失3の配線第3両のスルーケール231 むよび232を突殺し、流子・1 および稿子・2間を集3の配線第3両のスルーケール231 むよび232 を突殺し、流子・1 および稿子・2間を集3の配線第3両のスルーケール231 むよび232 を突殺し、流子・1 および稿子・2間を集3の配線第3両のスルーケール231 むよび232

$$a = \sqrt{(4d)^2 + (4d)^4}$$

= $4\sqrt{2}$ d

の配線推路で21を得ることができる。

(発明の効果)

以上規則したように本発明は、高速動作を必要 とするしSIの進配時間等の創門を請及するため

持開平3-173471 (3)

に設定された配譲長の戦限に対して第1の配譲版および第2の配譲版を見いて配線処理を行った後に制限を論たしていない配別を制限を満たすようにするために第3層の起復履を利取することにより、他の必要を移動したりブロックの配置位置を変更したりすることなしに、比較的容易に配納長の問題を行うことができる効果がある。

4. 圆面の四角な透明

第1図は水発明の一変短例に係るマスタスライ ス方式し51の配線構造を示す図、

第2 関は配線キットのポテベアの一例を乗す図、 第3 図は第1 の配線関および第2 の配線原を用 いた配線処理後の配線例を示す図、

第1回は第1の配線器を用いて入事体正を行った後の配線的を示す道。

第5回は第1の配線をおよび第2の配線器を用いて人子都正を行った後の配線例を示す図である。 図において、

1・・・男1の転換器、


2・・・第2の結構層、

3 · · · お3の配額度、 10(, 102, 221・絵料複路、 231, 232・スルーホール、

しし、して・箱子である。

役的出版人 日 本 電 気 縁 武 愈 社 北陸日本電気ソフトウェア停戦会社

第 1 図



🗙 : 🕱 3 の配破時に現成された配額格子

11 日本 12 日本 12


第2回

http://www6.ipdl.ipo.go.jp/NSAPITMP/web603/20031106062649774278.gif

11/5/03

特閒平3-173471 (4)

郊 3 智




◇ : 救工の危機器の双子

□ されの配銀品がよび第2の配銀層間のスルーホール

── : 称Ⅰの配換値の配数パターン

第2の配線所の配線パメーン


海 4 図



: 第1の配紙道シェび前1の配銀項目のスペーホール

→ : 第3の形数湯の配換パターン

第 5 図



PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-173471

(43) Date of publication of application: 26.07.1991

(51)Int.Cl.

HOIL 27/118

(21)Application number: 01-312541

(71)Applicant: NEC CORP

HOKURIKU NIPPON DENKI

SOFTWARE KK

(22) Date of filing:

01.12.1989

(72)Inventor: TAWADA SHIGEYOSHI

MIZUMAKI TOSHIHIRO


(54) WIRING STRUCTURE OF MASTER SLICE SYSTEM LSI

(57) Abstract:

PURPOSE: To comparatively easily adjust wiring length by arranging a first and a second wiring layer wherein a vertical and a horizontal wiring lattice are defined and a third wiring layer wherein a wiring lattice connecting diagonal lines of both lattices is defined.

CONSTITUTION: When both of the lattice intervals in the vertical and the horizontal directions are (d), the wiring length between the terminals t1 and t2 of a wiring network is shorter than or equal to 8d, in order to satisfy restrictions like the delay time of an LSI required for high speed operation. When wiring process is performed by using a first and a second wiring layer 2 in accordance with the order that the angle of the line connecting the terminals t1 and t2 is approximate to 0° or 90°, the wiring between the terminal t1 and t2 is detoured by wiring





routes 101 and 102, and a wiring route 201 of α length 12d is obtained. On the other hand, by constituting an oblique wiring between the terminals t1 and t2 by using the layer 3, a wiring route 221 of a length I=4.22/1d can be obtained as follows, the wiring routes 101 and 102 are not corrected. and through holes 231 and 232 between the first and the this wiring 1, 3 are arranged at the positions of the terminals t1 and t2.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) Japanese Patent Office (JP)

(12) UNEXAMINED PATENT APPLICATION GAZETTE (A)

(11) Unexamined Patent Application Publication [KOKAI] No. H3-173471 [1991]

(43) KOKAI Date: July 26, 1991

(51) Int. Cl.⁵

I.D. Symbol

Intern. Ref. No.

H 01 L 27/118

D

6921-5E

H 05 K 3/00

8225-5F

H 01 L 21/82

M

Examination Request Status: Not yet requested

Number of Claims: 1

(Total 4 pages [in orig.])

(54) Title of Invention

Master Slice LSI Wiring Structure

(21) Patent Application No.

H1-312541 [1989]

(22) Filing Date:

December 1, 1989

(72) Inventor

Shigeyoshi Tawada

c/o NEC Corporation

5-33-1 Shiba, Minato-ku, Tokyo

(72) Inventor

Toshihiro Mizumaki

c/o Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(71) Applicant

NEC Corporation

5-7-1 Shiba, Minato-ku, Tokyo

(71) Applicant

Hokuriku NEC Software, Ltd.

1 Anyoji, Tsurugi-cho, Ishikawa-gun, Ishikawa

(74) Agent Junichi Kawahara, patent attorney

Specification

1. Title of Invention

Master Slice LSI Wiring Structure

2. Claims

A master slice LSI wiring structure comprising:

a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and

a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in said first wiring layer and second wiring layer.

3. Detailed Description of Invention

[Field of the Invention]

This invention concerns a master slice LSI wiring structure, and more particularly concerns a master slice LSI wiring structure for producing LSIs, wherewith, using common masks prior to the wiring step, only masks pertaining to the wiring are designed and fabricated individually for each product type.

[Prior Art]

Conventionally, in this type of master slice LSI wiring structure, all of the wiring lattice members in the wiring layers are defined in the vertical direction and horizontal direction (cf. "Ronri Sochi no CAD [Logic Device CADs]", Joho Shori Gakkai (Japan Society for Information Processing), March 20, 1981).

A case is now described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, with the conventional master slice LSI wiring structure, as diagrammed in Fig. 5, the wiring paths 101 and 102 are altered manually to yield wiring paths 111 and 112, whereby the wiring path 211 having a wiring length of 8d which

satisfies the restriction is obtained.

[Problems Which the Present Invention Attempts to Solve]

With the conventional master slice LSI wiring structure described in the foregoing, if, after the wiring process in wiring a wiring net wherein a limitation is placed on the wiring length in order to satisfy a restriction such as the LSI delay time required for high-speed operation, that limitation has not been met, it is necessary to alter the wiring, moving other wiring, in order to satisfy the limitation. Many steps are required for such alteration, which constitutes a shortcoming.

Furthermore, in cases where the wiring length limitation cannot be met even after the wiring has been altered, it is necessary to redo the wiring process, performing block placement alterations, etc., resulting in a further increase in processing time, which is a shortcoming.

In view of these shortcomings, an object of the present invention is to provide a master slice LSI wiring structure wherewith, using a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined by the first wiring layer and the second wiring layer, wiring lengths can be adjusted with comparative ease, without moving the other wiring or changing block placement positions.

[Means Used to Solve the Abovementioned Problems]

The master slice LSI wiring structure of the present invention comprises: a first wiring layer and a second wiring layer for which vertical-direction and horizontal-direction wiring lattice members are defined; and a third wiring layer for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer and second wiring layer.

[Operation]

In the master slice LSI wiring structure of the present invention, vertical direction and horizontal direction wiring lattice members are defined in the first wiring layer and the second wiring layer, and diagonal wiring lattice members are defined in the third wiring layer, which diagonal wiring lattice members join the diagonals of the lattice points of the horizontal direction and vertical direction wiring lattice members defined in the first wiring layer and the second wiring layer.

[Embodiments]

The present invention is now described in detail, making reference to the drawings.

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention. The master slice LSI wiring structure in this embodiment comprises: a first wiring layer and a second wiring layer 2 for which vertical-direction and horizontal-direction

wiring lattice members are defined; and a third wiring layer 3 for which diagonal wiring lattice members are defined which join diagonals of vertical-direction and horizontal-direction lattice points defined in the first wiring layer 1 and second wiring layer 2.

The process of implementing the wiring in the master slice LSI wiring structure in this embodiment, configured as stated, is now described specifically, with reference to Fig. 2 to 4.

The case is [again] described wherein, as diagrammed in Fig. 2, when both the vertical direction lattice member interval and the horizontal direction lattice member interval are made d, and the wiring length between the terminals t1 and t2 in the wiring network is limited to 8d or less in order to satisfy restrictions such as the LSI delay time required for high-speed operation, as a result of implementing a wiring process that does the wiring using the first wiring layer 1 and the second wiring layer 2 sequentially from an angle of the straight line connecting the terminals t1 and t2 that is near either 0 or 90 degrees, the wiring between the terminals t1 and t2 is made circuitous by wiring paths 101 and 102, as diagrammed in Fig. 3, yielding the wiring path 201 having a wiring length of 12d, whereupon, as diagrammed in Fig. 4, without altering the wiring paths 101 and 102, through holes 231 and 232 are opened between the first wiring layer 1 and the third wiring layer 3 at the positions of the terminals t1 and t2, [respectively,] and diagonal wiring is implemented between terminal t1 and terminal t2 using the third wiring layer 3, thereby obtaining a wiring path 221 having a wiring length equal to

$$a = \sqrt{(44)^{2} + (44)^{2}}$$
 $= 4\sqrt{2}$

which meets the limitation.

[Benefits of Invention]

After wiring processing has been performed using a first wiring layer and a second wiring layer, and there exists wiring that does not meet a wiring length limitation established to satisfy a restriction such as an LSI delay time required for high-speed operation, the present invention, as described in the foregoing, employs a third wiring layer to make that wiring meet that limitation, thereby making it possible to adjust wiring lengths with comparative ease without moving the other wiring or altering block placement positions.

4. Brief Description of Drawings

Fig. 1 is a diagram of a master slice LSI wiring structure in one embodiment of the present invention;

Fig. 2 is a diagram of one example of a pair of terminals in a wiring network;

Fig. 3 is a diagram of an example of wiring after the implementation of a wiring process using a first wiring layer and a second wiring layer;

Fig. 4 is a diagram of an example of wiring after a manual alteration using a third wiring

layer; and

Fig. 5 is a diagram of an example of wiring after performing a manual alteration using a first wiring layer and a second wiring layer.

The following reference characters are used in the drawings.

- 1 First wiring layer
- 2 Second wiring layer
- 3 Third wiring layer
- 101, 102, 221

Wiring paths

231, 232

Through holes

tl, t2 Terminals

Patent Applicants

Figure 1

NEC Corporation

Hokuriku NEC Software, Ltd.

Agent

Junichi Kawahara, patent attorney

Wiring lattice defined in first wiring layer and second wiring layer

Wiring lattice defined in third wiring layer

Terminal

12

Terminal

Terminal

Terminal

Terminal

Terminal

Figure 2





Figure 5



[Translator's Notes]

- 1. The original term koushi, usually translated "lattice" (and sometimes "grating" or "grid") is herein translated "lattice member" because the English word "lattice" refers to the entire lattice and never to its constituent elements or "members" as is apparently intended here.
- 2. The term haisen, as used in microchip technology, may also be translated "interconnect," but is translated by the more common "wiring" herein to avoid confusion.
- 3. The original language [A] ni teigi sareta [B], which occurs frequently in the text, is ambiguous. I have translated it "B defined in A," but it could also mean "B defined by A.